数字音频技术(第6版) 91

文本阅读：
　　64数字音频技术（第6版
　　用于旁路电源，以此来避免噪声。来自开关电源的噪声和尖峰信号必须被仔细地滤除。为了使时基抖动的影响降到最低，必须用精确的石英时钟为所有AD和S/H电路提供定时时钟。
　　6bit的分辨率曾经是大多数数字音频设备的音质基准，它能产生非常棒的音频保真度过，如今很多数字音频设备可以处理或存储16bit以上的分辨率。一颗数处理（Di
　　gnal Processing，DSP）芯片在内部进行处理时可能使用56bit的字长，这种分辨率是需要的，这样在多次反复进行运算时就不会产生累积误差-这种累积误差会降低音频保真度。还有其他一些例子，比如蓝光碟片可以存储20bit或24bit的字长。因此，很多AD和DA转换器声称可以实现高至24bit的转换。不过，在当前的技术水平下要真正实现24bt的转换分辨率是很困难的，甚至是不可能的。表面上看，24bit的分辨率将产生大约-145dBFS（Scae，分贝满刻度）的量化本底噪声。如果使用2V的均方根电平作为满刻度电压，则-145
　　dBFS的电平对应的是0.1uN的均方根电压。这近似等于室温下g电阻的热噪声水平
　　实际信号链路中的环境噪声都能阻碍理想的24bit分辨率的实现。内部处理需要更长的长，但AD或D/A转换器以如此高的分辨率处理信号是不可能的51逐次渐进型AD转换器
　　/D转换器的设计有很多种类型，它们分别适用于各种不同的对于音频数字化来
　　说，既需要转换速度，也需要转换精度，因此可选的设计类型就被限制为有限的几种渐进寄存器（S
　　on Register，SAR）AD转换器（有时也被称为残差转换器）
　　是实现优质音频数字化的一种经典方法。SAR转换器如图3.10所示。这种转换器使用了位于反馈环路中的D/A转换器、一个比较器和一个控制组件。本质上，该转换器让电压输入与由它内部的临时数字代码转换而成的另一个模拟电压进行比较，并且不断调整个临时的转换结果，直到两者在给定精度内达到一致。这种设备遵循的算法是逐个比特地置输出数字代码，以与模拟输入相一致。
　　例如，假设有一个692V的模拟输入和一个8bit的 SAR A/D转换器。SAR转换的各个操作步骤如图3.11所示。SAR中的最高有效比特被置为1，其他所有位都被置0，因此施加在内部D/A转换器上的数字代码为1000000代码令D/A转换器的输出位于其满幅度
　　的一半处，即5V。由于输入模拟电压比DA转换器的输出大，因此比较器输出保持高电平。第一位就被存储为逻辑1。下一位也被置1，此时施加在内部DA转换器上的数字代码为1100000，所以临时输出为75V。这个电压太高了，因此第2位被重置为0并存储。第3位被置1，所以施加给D/A转换器的数字代码为10100000；它产生的电压为625V，因此第3位将保持1不变。持续进行这一过程，直到得出最低有效比特，此时的数字代码为