文本阅读：
第4章数字音频还音123
从一台设备传送给另一台设备时，接口时基抖动发生在被传输的数据时钟上如果接口时基抖动在被恢复信号中引发了无法纠正的错谖这种时基抖动就是需要关
注的，接收到的数据的质量可以通过接收机的
电路监测。很多数据流都是自同步的
接收机必须恢复时钟信号，继而通过与接收到的时钟达到同步来恢复数据有固定时钟的
接收电路将无法锁定到一个在接收到的时钟上带有不规则定时变动的信号上，即使接收电路的时钟速率与接收到的时钟速率在名义上相等。为此，接收电路通常使用锁相环（PLL）电路把它们的时钟与输入信号的数据率对齐。图427所示的接口PLL就像一个机械调速轮样，用它的低通滤波特性来削弱信号定时中的短期波动。它跟踪慢速变化的数据信号，但剔除了快速变化的时基抖动信
电路接收输入信号作为定时参考源，通过一个反馈环来测量输入信号与锁相环自身输出之间的相位误差，并用这个误差控制环路中的一个压控振荡器（Voltage-controlled oscillator，VCO）。在响应中，通过令环路相位误差最小化，可使∨CO达到平衡态。-一旦∨CO被锁定到输入信号的相位上荡器就会以参考频率或
其整倍数运行。这个振荡器与参考信号去耦合，削弱了PLL输出数据中的高频时基扫因此，PLL把信号重新定时到
准确且稳定的时间基准上，从而降低了时基抖动。相反在与滤波器截止频率相比较低的时基抖动频率」
PLL对时基抖动的削弱将会减少。在
低的时基抖动频率上，PLL将跟踪时基抖动并让其通过（可能需要一个具有较低截止频率的第2级P
并且，位于PLL低通滤波函数截止频率附近的任何增益都将增大时基抖动输入
阻尼
相位
滤波器
频率为n
比较器
振荡器
时钟
分频器
频率为fin的时钟
图4.27：接口锁相环的一个例子。锁相环的受限带宽能阻止时基抖动通过锁相环岀现在输岀数据或输岀时钟上。
如果恢复出来的数据中没有任何错误，接口时基抖动就不会对它产生影响。不随后的重定时电路不能从恢复的数据中移除时基抖动，那么DA转换器中的采样时基抖动将会导致潜在的可闻人造声。采样时基抖动能影响音频信号的音质，因为音频信号是在存在这个定时误的情况下被采样或重采样的。采样时基抖动可由采样时钟引|起，并影响重建信号的音质，增加噪声和失真。定时容差必须非常严格以使恢复出来的时钟中的定时误差最小。采样设备中使用的中生成电路
接口信号中衍生出一个定时参考信号。在这种情况下，可能需要PLL来
下载工具
意见反馈
捐助平台