数字音频技术(第6版) 151


分类:相关阅读 / 「数字音频技术(第6版)」

数字音频技术(第6版) 151
前一篇:数字音频技术(第6版) 150 下一篇:数字音频技术(第6版) 152
文本阅读:
  124数字音频技术(第6版
  移除接口时基抖动,从而产生一个足够纯的采样时钟,以避免潜在的可闻时基抖动调制产物。
  基抖动会出现在整个信号链的各个地方,因此必须在每一级上都小心谨慎,使比特流免受时基抖动的影响,以便让数据能无差错地通过。这一点在一条由相互连接的多台设备构成的信号链路上特别重要,因为时基抖动在总吞吐信号中是累积的。每一台设备都可能贡献很少量的时基抖动,各个接口连接也会贡献少量的时基抖动,这最终将导致数据错误或转换时出现人造声。即使是一个存在严重时基抖动的信号也可以通过对时基抖动进行削弱处理使其被重新定时,从而把信号清理干净。通过恰当的方法,可以让输出数据在频率和相位上都是正确的,同时带有在容差范围之内的可传播的时基抖4.10.4机械存储媒体中的时基抖动
  时基抖动在整个音频数字化链路中都要被控制,这种控制要从机械的存储媒体开始。像光盘这样的存储媒体会在输出的数据信号上产生时基错误,因为它们使用的机械驱动装置在转速上存在变动。必须设计出准确的时钟和伺服系统来限制机械转速的变动,并且输入和输出数据必须被缓冲存储,以吸收数据不规则性所产生的影响。由主轴电机在旋转中的偏心率起的转送机构中的转速变动将会导致数据率的变化,传送机构的速度可能会慢慢滑向正确的速度,也可能会快速地波动。如果变动的量在容差以内,也就是说,如果能够恢复出被记录数据的正确数值,则在所得信号结果中就没有错误。
  伺服控制电路用来从输出数据中读取定时信息,并生成一个传送机构校正信号。在很多情况下,会用PLL电路来控制伺服,如图428所示。在进行转速控制时,可以对输出
  比特流中的同步字(以一个已知的速率被编码)与一个参考信号进行比较,并且让转速控伺服电压控制主轴电机,从而动态地把两者的差值减至最小。更精细的转速控制(比如)可以使用第2个PLL,从而在光盘驱动器中实现恒定线速度虽然锁相伺服系统能让机械存储媒体维持准确且恒定的转速,但数据中仍旧存在时基错误。同样,当数据通过电气或光连接方式传输时也会遇到时基抖动。为了把时基变动的影响降至最低,数据必须通过一个缓冲区进行重定时。缓冲区实际上增加了对数据信号的捕获范围例如,采样频率的变动能被缓冲区吸收。不过,缓冲区越长,总吞吐信号所经历的绝对延时时就越大。在诸如需要立即监听的广播播出等实时应用中,超过几毫秒的延时是成问题的设计缓冲区时可以使用RAM,因此它的地址计数器会周期性地溢出,产生一个虚拟的环形结构。因为从缓冲区输出的数据与被写入数据是相互独立的,所以来自于媒体的不稳定的数据输入并不会影响精确的数据输出。显然,用于控制从缓冲区读取数据的时钟必须与输入时钟去耦合。在任何时候,缓冲区中的数据量都可以用来控制转送机构的转速。例如,可把"输入与输出地址之间的差相对于缓冲区的存储能力"转换成一个模拟伺
  。如果缓