数字音频技术(第6版) 155

文本阅读：
　　128数字音频技术（第6版
　　的时基抖动，它们必须作为整个数字系统的参考时钟信号。良好的电路设计和电路板布局是必须的。使用PL把一个高频主时钟分频成可用的一般频率时钟，这些时钟通常易于出现时基抖动频域分析可以看出，时基抖动对AD转换器的采样时钟的影响与FM调制非常类似输入频率扮演载波的角色，时钟的时基抖动扮演调制频率的角色。低频周期性时基抖动会降低输入信号的幅度，并会在输入频率两侧距离相等的位置增加多个边带成分，而且这个距等于时基抖动频率的整倍数。时基抖动的影响会随着输入信号频率的增大而增大。具体地，时基抖动的幅度误差将随着输入信号摆率的升高而升高。在AD转换器中，时基抖动一定不能对LSB的正确采样产生干扰。在逐次渐进型16bitA/D转换器上施加的白噪声时
　　基抖动将使其理论上的98dB动态范围降至91dB，如图430所示0000
　　样速率
　　动态范围
　　0000
　　120.00h山ldhM站Ld_ulud
　　4
　　采样速
　　000000000000
　　城州HAHh啦hh
　　图4.30：仿真结果显示了非过采样AD转换器的频谱输出。（H
　　（A）没有时钟时基抖动。（B）具有2ns峰值的白噪声时钟时基抖动